



AULA:

1. Analisi di Circuiti Sequenziali

9

Dato il circuito sequenziale in figura si completi il relativo diagramma temporale, nell'ipotesi che il segnale di reset (**rst**), e preset (**SET**), asincroni, siano **attivi alti**. **NOTA**: supporre il ritardo delle porte logiche trascurabile rispetto al periodo del clock. **CIN** è il segnale di enable, attivo ALTO.



AULA:

2. Progetto di reti combinatorie**7**

Una funzione maggioranza può essere generata da un circuito combinatorio. la sua uscita sarà 1 se le variabili di ingresso presentano più 1 che 0, mentre sarà 0 in tutti gli altri casi. Disegnare il circuito che genera una tale funzione a 3 ingressi e giustificare le scelte progettuali adottate.

ESD1(3 crediti) - 08/09/2004

Nome-Cognome e N. di matricola:.....

AULA:

AULA:

3. Macchina di Moore**15**

1. Progettare un contatore sincrono, in base due, a 4 bit, che, all'arrivo di un segnale sincrono **START** (transizione 0 -> 1), conta i numeri pari, ovvero 0,2,4,6,8 ..., 14,0,2. Il contatore ha un ulteriore ingresso **STOP** il quale, sulla transizione 0->1, genera la configurazione binaria 1111 delle uscite del contatore; all'arrivo di tale segnale il contatore rimane in questo stato e l'unico modo per sbloccarlo è attivare il segnale di **RESET**, asincrono, che porta il contatore nella configurazione 0000, in attesa di un nuovo segnale **START**. Si richiede:
 - a. di specificare il collegamento del segnale RESET all'interno del contatore.
 - b. di disegnare il diagramma ASM della macchina a stati
 - c. di disegnare la mappa di assegnazione degli stati

NON è richiesta la sintesi del circuito.